当74LS94的Q0经非门的输出与SL相连时，电路实现的功能为（）。

测试二-五-十进制异步计数器74LS90的逻辑功能时，构成十进制的方法是与相接，脉冲由输入，输出由Q3Q2Q1Q0输出 添加与非门74LS00N时，在器件工具栏中选择，在“Family”中找到“74LS”，选择“74LS00N” 8421BCD译码器74LS42输出低电平有效，当输入A3A2A1A0=1000时，其输出Y0-Y9= 当74LS94的控制信号为10时，该集成移寄存器处于状态（） 当74LS148的输入端按顺序输入11011101时，输出为()。 集成电路74LS42是二-十进制译码器，当输入信号为0011时，输出端输出低电平的是()。   当74LS94的控制信号为01时,该集成移位寄存器处子( )状态。 当74LS94的控制信号为01时，该集成移位寄存器处于（）状态。 当74LS94的控制信号为11时，该集成移位寄存器处于（）状态。 当74LS94的控制信号为00时，该集成移位寄存器处于（）状态。 当74LS94的控制信号为10时，该集成移位寄存器处于（）状态。 当74LS94的控制信号为11时，该集成移位寄存器是处状态（） 当74LS94的控制信号为00式时，该集成移位寄存器处于状态（） 对于“与”门电路，当输入全为０时，输出为0（） 一个逻辑门电路，当输入全部为1时输出端为0，其他条件下输出端均为1，此门电路为与非门。（） 一片74LS10内部包含（ ）三输入与非门 74LS00芯片内部与非门的个数为（ ），各与非门的输入端个数为（ ） 当74LS94的控制信号为01，该集成移位寄存器处于状态（） 每块74LS74集成块内有两个D触发器，用两块74LS74集成元件的4个D触发器组成4位左移寄存器。输入信号为d3d2d1d0=1101，先清零，第3个单次手动脉冲后输出端的状态Q3Q2Q1Q0为（） 1个3线-8线译码器74LS138，当输入端A＝0、B＝0、C＝1时，输出Y0和Y7的状态分别为（　　）。