登录/
注册
下载APP
帮助中心
首页
考试
APP
当前位置:
首页
>
查试题
>
假设某8253的CLK0接1.5MHz的那种,欲使OUT0产生频率为300kHz的方波信号,则8253的计数值应为,应选用的工作方式是
主观题
假设某8253的CLK0接1.5MHz的那种,欲使OUT0产生频率为300kHz的方波信号,则8253的计数值应为,应选用的工作方式是
查看答案
该试题由用户755****88提供
查看答案人数:24378
如遇到问题请
联系客服
正确答案
该试题由用户755****88提供
查看答案人数:24379
如遇到问题请
联系客服
搜索
热门试题
请说明Intel8253各个计数通道中三个引脚信号CLK,OUT和GATE的功能。
8253工作在哪几种方式时,可输出1个时钟周期宽度(1CLK)的负脉冲()。
8253工作在哪几种方式时,可输出1个时钟周期宽度(1CLK)的负脉冲()
中国大学MOOC: 基于initial语句产生普通时钟信号,parameter clk_period = 10;reg clk;initial begin clk = 0; ________________;end
含清0控制的锁存器module LATCH3(CLK,D,Q,RST);output Q;input CLK,D,RST;____ Q;[email protected](D or CLK or RST)if (!RST) Q<=0;else if (CLK) Q<=D;endmodule空格处应该填入()
以下代码描述的是?always @ (posedge clk_in) if (reset) begin clk_out <= 1’b0; end else if (enable) begin clk_out <= ! clk_out ; end()
module CNT4 (CLK,Q); output [3:0] Q; input CLK;reg [3:0] Q ;always @(posedge ____)Q <= Q+1 ; endmodule()
8253通道0工作于方式3,接入6MHZ的时钟,要求产生2400HZ的方波,则计数器的初值应为()
module SHIF4(DIN,CLK,RST,DOUT);input CLK,DIN,RST; output DOUT;reg [3:0] SHFT;[email protected](posedge CLK or posedge RST)if (RST) SHFT<=4’B0;else begin SHFT<=(SHFT>>1);SHFT[3]<=DI
中国大学MOOC: module CNT4 (CLK,Q); output [3:0] Q; input CLK;reg [3:0] Q ;always @(posedge ____)Q <= Q+1 ; endmodule
module SHFT1(CLK,LOAD,DIN,QB); output QB; input CLK,LOAD; input[7:0] DIN; reg[7:0] REG8; always @(posedge CLK ) if (LOAD) REG8<=DIN ; else REG8[6:0]<=REG8[7:1]; assign QB = REG8[0] ; endmodule该程
假设8253计数器写入的控制字是36H,则8253被设置成
为了使8253的某个定时器开始定时,至少要向8253写入()次
如果芯片8253的计数器2的时钟频率为2MHz,工作在模式2,为使计数器0每10ms能向外发一中断信号,下列正确的计数初值是
module FDIV0(input CLK, RST,input [3:0] D, output PM, output [3:0] DOUT);reg [3:0] Q1; reg FULL;wire LD;[email protected](posedge CLK or negedge RST) if (!RST) begin Q1<=0; FULL<=0; end els
如果一个网络运营商分别有15MHz的上、下行频宽,那么他可以获得多少个DCS频点(减去一个保护频点)()
module SHFT1(CLK,LOAD,DIN,QB); output QB; input CLK,LOAD; input[7:0] DIN; reg[7:0] REG8; always @(posedge CLK ) if (LOAD) REG8<=DIN ; else ____<=REG8[7:1]; assign QB = REG8[0] ; endmodule空格处应该填入
中国大学MOOC: module initial_fork_join();reg clk, reset, enable, data;initial fork #1 clk = 0; #10 reset = 0; #5 enable = 0; #3 data = 0;joinendmodule以上程序执行完成共需要____个时间单位。
含清0控制的锁存器module LATCH2(CLK,D,Q,RST);output Q;input CLK,D,RST;assign Q=(!RST)? ____:(CLK?D:Q);endmodule空格处应该填入()
某微机系统采用一块8253芯片,时钟频率为1MHz。若要求通道0工作于方式3,输出的方波周期为0.5ms,则计数值应设定为(),通道控制字应设定为()或()。
购买搜题卡
会员须知
|
联系客服
免费查看答案
购买搜题卡
会员须知
|
联系客服
关注公众号,回复验证码
享30次免费查看答案
微信扫码关注 立即领取
恭喜获得奖励,快去免费查看答案吧~
去查看答案
全站题库适用,可用于聚题库网站及系列App
只用于搜题看答案,不支持试卷、题库练习 ,下载APP还可体验拍照搜题和语音搜索
支付方式
首次登录享
免费查看答案
20
次
账号登录
短信登录
获取验证码
立即登录
我已阅读并同意《用户协议》
免费注册
新用户使用手机号登录直接完成注册
忘记密码
登录成功
首次登录已为您完成账号注册,
可在
【个人中心】
修改密码或在登录时选择忘记密码
账号登录默认密码:
手机号后六位
我知道了