D触发器在时钟脉冲作用下，输入D=1,输出Q=()  

D触发器的应用电路如图所示，设输出Q的初值为0，那么在时钟脉冲CP的作用下，输出Q为（） D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲CP的作用下，输出Q为: JK触发器在时钟脉冲作用下，触发器计数，其输入信号为（） JK触发器在时钟脉冲作用下，触发器保持，其输入信号为（） JK触发器在时钟脉冲作用下，触发器置0，其输入信号为（） 在时钟脉冲作用下，边沿D触发器具有（）的逻辑功能。   在时钟脉冲的控制下，D触发器具有（）的功能。 D触发器的逻辑功能可描述为：只要时钟脉冲一来，输出立即变成与输入相同的电平。() D触发器只有时钟脉冲上升沿有效的品种。（ ） 对于 JK 触发器，当 J = 1，K = 1 时，在时钟脉冲作用下，触发器的状态将（ ）。 时钟脉冲的主要作用是使触发器的输出状态稳定。（） 时钟脉冲的主要作用是使触发器的输出状态稳定。(    )   时钟脉冲的主要作用是使触发器的输出状态稳定。()   基本RS触发器的S_D、R_D信号不受时钟脉冲的控制，就能将触发器置0或置1。(    )   对于一个由 D 触发器组成的移位寄存器，若初始状态为 0000，在时钟脉冲作用下依次输入 1011，则经过 4 个时钟脉冲后，寄存器的状态为（ ）。 T触发器，在T＝1时，加上时钟脉冲，则触发器（） T触发器，在T=1时，加上时钟脉冲，则触发器（） 下降沿触发器是在时钟脉冲的（）时刻根据输入信号翻转。在一个时钟脉冲周期内，下降沿触发器能触发（）次。 D触发器在CP脉冲作用下，Qⁿ⁺¹=（） D触发器也可以构成寄存器电路，当输入端D为0时，再加一个移位正脉冲，D触发器输出端Q=（）