单选题

在CPU和主存之间设置高速缓存(Cache) 的目的是为了解决( ) 的问题。

A. 主存容量不足
B. 主存与外存储器速度不匹配
C. 主存与CPU速度不匹配
D. 外设访问效率

查看答案
该试题由用户391****74提供 查看答案人数:36060 如遇到问题请联系客服
正确答案
该试题由用户391****74提供 查看答案人数:36061 如遇到问题请联系客服
热门试题
高速缓存与主存之间建立 在CPU内外常设置多级高速缓存(Cache),其主要目的是(  )。 关于高速缓存(cache)与主存的关系,下列描述中错误的是 关于高速缓存(cache)与主存的关系,下列描述中错误的是() 在CPU内外常需设置多级高速缓存(Cache),其主要目的是(  )。 在高速缓存 (Cache) -主存储器构成的存储系统中,( )。 在程序执行过程中,高速缓存(Cache) 与主存间的地址映射由( ) 奔腾主板上一般带有高速缓存Cache,它是()之间的缓存 采用高速缓存(cache)的目的是() 计算机中的高速缓存Cache,介于之间() 高速缓存存储器(Cache)用于CPU与主存储器之间进行数据交换的缓冲。其特点是速度快,但容量小 高速缓存存储器(Cache)用于CPU与主存储器之间进行数据交换的缓冲。其特点是速度快,但容量小。 高速缓存存储器(CaChe)是用于CPU与主存储器之间进行数据交换的缓冲。其特点是速度快,但容量小。 计算机的内存储器与高速缓存(CACHE)相比,高速缓存 高速缓存Cache的主要作用是 在CPU芯片中又集成了高速缓存存储器(Cache),其作用是______。 配置高速缓存CACHE是为了解决之间速度不匹配问题() 高速缓存Cache采用什么存储芯片?() 解决CPU与主内存之间的速度匹配的主要方法是在CPU与DRAM间加上二级高速缓存[L2Cache] CPU访问高速缓存的时间为()的1/4-1/10.CPU访问的内容在高速缓冲中为命中,否则为不命中或失靶。命中率=(主存读写时间+高速缓存的读写时间-平均读写时间)/主存读写时间。
购买搜题卡会员须知|联系客服
会员须知|联系客服
关注公众号,回复验证码
享30次免费查看答案
微信扫码关注 立即领取
恭喜获得奖励,快去免费查看答案吧~
去查看答案
全站题库适用,可用于聚题库网站及系列App

    只用于搜题看答案,不支持试卷、题库练习 ,下载APP还可体验拍照搜题和语音搜索

    支付方式

     

     

     
    首次登录享
    免费查看答案20
    登录成功
    首次登录已为您完成账号注册,
    可在【个人中心】修改密码或在登录时选择忘记密码
    账号登录默认密码:手机号后六位