访问外部存贮器或其它接口芯片时，作数据线和低8位地址线的是（ ）。

某RAM有8根数据线，8位地址线，则其存储容量为（ ）。 单片机系统扩展时，分时复用作为8条数据线和低8位地址线的是并行I/O端口 在51系统中，片外存储器和片外数据存储器共用16位地址线和8位数据线会不会产生冲突？为什么 某SRAM芯片容量为512*4，问该芯片有几根地址线？几根数据线？若有12根地址线，8位数据线，则存储容量为多少 某SRAM芯片容量为512*4，问该芯片有几根地址线？几根数据线？若有12根地址线，8位数据线，则存储容量为多少？ 256K×8位的静态存储器芯片的地址线引脚和数据线引脚分别是 中国大学MOOC: 某EPROM有8根数据线，16位地址线，则其存储容量为? 。 8086系统中采取什么措施来实现8位接口芯片和低8位数据线的连接且满足对奇/偶端口地址的读/写？这样做的道理是什么？ 某SRAM芯片，存储容量为64K×8位，该芯片的地址线和数据线数目为（ ）。 某DRAM芯片，存储容量为512KX8位，该芯片地址线和数据线数目为()。 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为______ 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为()。 某EPROM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为。（） 某DRAM芯片，其存储容量为2K×8位，该芯片的地址线和数据线数目为（） 某EPROM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为（） 在主机箱外部的存贮器是外存贮器（） 有一微机系统，采用CPU的低10位地址线A0～A9作为输入/输出口的地址线，系统中某接口芯片内部有16个端口地址，该接口芯片的片选信号由地址译码器产生，则地址译码器的输入地址线一般应为（） 有一微机系统，采用CPU的低10位地址线A0～A9作为输入输出口的地址线，系统中接口芯片内部有16个端口地址，该接口芯片的片选信号由地址译码器产生，则地址译码器的输入地址线一般应为（）。 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线的数目是（ ）。 已知SRAM 6264芯片存储器容量是8K×8，6264的芯片引脚中有地址/数据线()条。