触发器有两个互补的输出端，Q端与Q非端，触发器的状态是指端的状态

通常规定触发器（）端的状态作为触发器的输出状态。 中国大学MOOC: JK触发器两个输入端均为0时，触发器状态（ ）。 D触发器也可以构成寄存器电路，当输入端D为0时，再加一个移位正脉冲，D触发器输出端Q=（） 一个只有单端输入的边沿触发器，输入信号为0，原来所处状态Q=1，在时钟信号改变时，触发器状态Q变为0，则该触发器为（）。 下列触发器中，Q端在CP上升沿改变状态的是()。   当基本RS触发器的两个输入端均为1时，触发器的状态即为1.（） 555定时器组成的施密特触发器有两个触发输入端、 一个输出端，复位端为高电平，当输出端为低电平时说明(    )   555定时器组成的施密特触发器有两个触发输入端、一个输出端，复位端为高电平，当输出端为低电平时说明()   数字触发器进行复位后，其两个输出端均为0（） 欲使JK触发器按 Q+I=Q"工作，可使JK触发器的输入端为以下哪几种情况?（ ） 对于下降沿触发的D触发器，当时钟CP由1变为0时，触发器的状态Q由0变为1，则该触发器的输入端D为（） 两个与非门构成的基本RS触发器，当Q=1、Q=0时，两个输入信号R=1和S=1。触发器的输出Q会（）。 两个与非门构成的基本RS 触发器，当初始状态Q=1 时，两个输入信号R=1 和 S=1。触发器的输出Q会          。   有两个或非门组成的基本RS触发器，当输入端R=1、S=0时该触发器所处的状态是()   要使触发器在时钟脉冲作用下，实现输出Q”+1=Q,则输入端信号应为:（ ）。 D触发器的输入D=1，在时钟脉冲作用下，输出端Q（） D触发器的输入D=0，在时钟脉冲作用下，输出端Q（） 触发器的置位端（置1端）至输出端的信号延时量一定大于触发器由输入端至输出端的延时量。 触发器的置位端（置1端）至输出端的信号延时量 一定大于触发器由输入端至输出端的延时量（） 二进制异步减法计数器的接法必须把低位触发器的Q端与高位触发器的CP相连。