若RAM芯片内有1024个单元,用单译码方式,地址译码器有()条输出线;用双译码方式,地址译码器共有()条输出线

中国大学MOOC: 存储芯片在和系统连接时，若系统总线参加译码的高位地址线越少，译码越简单，则一个芯片所占的内存地址空间就越多。 存储器组成中，若某块存储芯片采用部分译码法，有2条地址线未使用，则该存储芯片中的每个单元有 3个地址输入端译码器，其译码输出信号最多应有（ ）个。 采用单移码方式，若有八条地址线，将产生（）根译码线。   设某微型机的内存RAM区的容量位128KB，若用2164芯片构成这样的存储器，需多少2164芯片？至少需多少根地址线？其中多少根用于片内寻址？多少根用于片选译码？ 接口芯片的选端由片选信号控制,产生片选信号的方法一般有线选译码法和地址译码法（） 接口芯片的片选端由片选信号控制，产生片选信号的方法一般有线选译码法和地址译码法（） 有一微机系统，采用CPU的低10位地址线A0～A9作为输入/输出口的地址线，系统中某接口芯片内部有16个端口地址，该接口芯片的片选信号由地址译码器产生，则地址译码器的输入地址线一般应为（） 有一微机系统，采用CPU的低10位地址线A0～A9作为输入输出口的地址线，系统中接口芯片内部有16个端口地址，该接口芯片的片选信号由地址译码器产生，则地址译码器的输入地址线一般应为（）。 下列属于译码器的芯片是（） 用1024×1位RAM芯片设计一个128KB的存储器系统，问需要（）片芯片组成。 IO端口地址译码电路，要译码有效Y端应该是（）电平 欲将容量为128×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输出端为()。 全地址译码法存在( )问题 某RAM芯片，其存储容量为1024×16位，该芯片的地址线和数据线数目分别为______。 某RAM芯片，其存储容量为1024K×16位，该芯片的地址线和数据线数目为()。 译码器哪个输出信号有效取决于译码器的地址输入信号（） 地址线A15～A0（低），若选取用16K×1存储芯片构成64KB存储器则应由地址码译码产生片选信号（） 译码器有N个输入信号和M个输出信号，若为全译码器，则N与M的关系是。3-8译码器74LS138译码输出低电平有效，若输入为A，则输出为。 主机译码采用了时域处理与（）相结合的译码方式