由两个主从型JK触发器组成的逻辑电路如图（a） 所示，设 的初始态是0、0， 已知输入信号A和脉冲信号cp的波形，如图（b）所示，当第二个cp脉冲作用后，将变为（ ）。

JK触发器分为主从JK触发器和边沿JK触发器两种。 组合逻辑电路中一般应有JK触发器（） 主从RS触发器由两个同步RS触发器组成，它们分别称为和（） 触发器电路是组合逻辑电路与时序逻辑电路的组成部分。()   触发器组成时序逻辑电路存储部分的基本单元，它有两个状态，分别为（）和（）。 主从JK触发器是由主触发器和从触发器组成，因此，触发器状态是CP上升沿触发的 Mealy型时序逻辑电路的输出与输入和触发器状态两者有关，而Moore型时序逻辑电路仅与触发器的状态有关 时序逻辑电路由存储电路和触发器两部分组成。() 主从JK触发器约束条件与主从RS触发器相同（） 时序逻辑电路结构上的特点是，由门电路和触发器组成。() 时序逻辑电路通常由触发器等器件构成。 同步JK触发器改为主从JK触发器主要解决了问题（） 由CMOS集成施密特触发器组成的电路及该施密持触发器的电压传输特性曲线如图所示，该电路组成了一个（） 主从JK触发器和边沿JK触发器的特性方程是相同的。（ ） 时序逻辑电路按照其触发器 主从型JK触发器在时钟脉冲上升沿触发翻转。() 同步时序电路的是指由相同类型的触发器组成的时序逻辑电路。 将TTL型JK触发器的两输入端均悬空，此时触发器的逻辑功能为()。   将TTL型JK触发器的两输入端均悬空，则触发器的逻辑功能是()。   已知时序逻辑电路如题96图所示，图中三个触发器的初始状态由信号x确定，该电路在第1个脉冲上升沿过后，等于（ ）。附：触发器的逻辑状态表为：